Circuits lògics seqüencials i el Flip Flop SR

Circuits Logics Sequencials I El Flip Flop Sr



Els circuits lògics es poden dividir en dues grans categories: circuits lògics combinacionals i circuits lògics seqüencials. Tots els circuits de portes lògiques bàsiques, inclosos AND, OR, NOT, NAND, NOR i XOR es troben en circuits combinats. Mentre que els circuits lògics seqüencials són les versions d'unitats de memòria dels circuits lògics. Els circuits lògics seqüencials es basen en tancaments i flip-flops. Estudiarem circuits lògics seqüencials juntament amb aplicacions de flip-flop SR en aquest article.

Circuit lògic seqüencial

Els circuits lògics seqüencials són els circuits lògics combinacionals amb unitats de memòria. Aquests circuits no depenen completament dels estats d'entrada per proporcionar la sortida. Són circuits lògics de dos estats, el que significa que aquests circuits poden mantenir la sortida constantment a '1' alt o '0' baix fins i tot si les entrades canvien amb el temps. L'estat de sortida només es pot canviar mitjançant l'aplicació d'un pols de disparador en circuits seqüencials.

La representació bàsica del circuit seqüencial es mostra a continuació:









Classificacions de circuits seqüencials

Els circuits seqüencials es divideixen en funció dels seus estats d'activació, tal com s'esmenta a continuació:



  1. Circuits seqüencials impulsats per esdeveniments
    Pertanyen a una família de circuits lògics seqüencials asíncrons. Són sense rellotge i poden funcionar immediatament en rebre l'entrada. La sortida canvia immediatament amb la combinació d'entrada.
  2. Circuits seqüencials impulsats per rellotge
    Pertanyen a una família de circuits lògics seqüencials síncrons. Aquests circuits seqüencials estan accionats per rellotge. Vol dir que requereixen un senyal de rellotge per funcionar amb combinacions d'entrada i produir sortida.
  3. Circuit seqüencial impulsat per polsos
    Aquests circuits seqüencials poden ser de rellotge o sense rellotge. De fet, combinen propietats de circuits seqüencials impulsats per esdeveniments i rellotges.





El terme 'sincrònic' significa que un senyal de rellotge pot alterar els estats del circuit seqüencial sense aplicar cap senyal extern. En circuits asíncrons, es necessita un senyal d'entrada extern per restablir el circuit.

El terme 'cíclic' significa que una part de la sortida s'està retroalimentant a l'entrada com a camí de retroalimentació. Tanmateix, 'no cíclic' és oposat al cíclic, la qual cosa representa que no hi ha camins de retroalimentació als circuits seqüencials.



Exemples de circuits seqüencials: tancaments i xancletes

Tant els tancaments com els flip-flops són circuits seqüencials, amb certes diferències en els seus principis de funcionament. Un tancament no inclou senyals de rellotge per activar els estats, mentre que els flip-flops requereixen l'activació del rellotge tal com es mostra a la figura següent:

La figura anterior representa el pestell SR i el flip-flop SR. Es mostra un pols de rellotge en el cas del flip-flop anterior.

Chancleta SR

Un flip-flop SR és com un pestell SR, amb una funció de rellotge addicional. El disparador del rellotge funciona per posar el flip-flop en condicions, i el flip-flop es comporta mort en absència de pols de rellotge.

El diagrama de blocs de SR Flip Flop es mostra a continuació:

Esquema de connexions

Els flip-flops SR es componen bàsicament de portes NAND, igual que el pestell SR. Tanmateix, s'indica una entrada de rellotge entre les dues primeres portes NAND per indicar l'activació del rellotge, tal com s'indica a continuació:

Taula de la Veritat

La taula de veritat que inclou les quatre combinacions d'entrada possibles als terminals S & R juntament amb dos estats de sortida, Q & es tabula a continuació:

L'entrada del rellotge es manté sempre a E=1 per permetre el funcionament del flip-flop SR. Les quatre combinacions d'entrades i sortides es discuteixen a continuació:

1: Quan S=0, R=1 (conjunt):
La sortida Q aconsegueix un estat alt quan S=0 i R=1

2: Quan S=1, R=0 (Restablir):
La sortida Q es torna zero mentre la sortida Q'=1 quan S=1 i R=0.

3: Quan S=1, R=1 (Sense canvis):
La sortida es manté en el seu estat anterior, tal com recorda el flip flop SR.

4: Quan S=0, R=0 (Indeterminat):
Les sortides són indeterminades ja que ambdues entrades són baixes.

Diagrama de commutació

El diagrama de commutació del flip-flop SR es pot representar a continuació per als estats alts i baixos de les entrades 'S' i 'R' amb sortides. El diagrama de commutació sembla correcte fins que els dos estats d'entrada passen a '0' i les sortides no són vàlides. Després de l'estat no vàlid, el flip-flop SR es torna inestable mentre que una sortida pot canviar més ràpid que l'altra, donant lloc a un comportament indeterminat.

Tipus de xancletes SR:

Les xancletes SR es poden construir mitjançant la porta AND, NAND i NOR. Els detalls de configuració juntament amb les taules de veritat de cada tipus es discuteixen a continuació.

1- Flip Flop NAND Gate SR positiu

El flip-flop de porta NAND positiu afegeix dues portes NAND addicionals al flip-flop SR bàsic. La porta NAND positiva canvia per establir i restablir estats aplicant una entrada alta en lloc d'entrades baixes al flip-flop SR bàsic. En altres paraules, una entrada d''1' al terminal 'S' proporcionarà un estat establert, mentre que una entrada d''1' al terminal 'R' proporcionarà un estat de reinici.

A més, ara apareix el cas d'estat invàlid quan les dues entrades són altes, mentre que les dues entrades zero no tenen cap canvi en les sortides.

Flip Flop 2-NOR Gate SR

Les xancletes SR també es poden construir amb dues portes NOR. Aquesta configuració funciona de manera similar a la configuració de portes NAND positives. Els estats de configuració i restabliment es desencadenen per pols alt o '1' en comptes de pols baix o '0' a la configuració bàsica de flip-flop SR. La taula de veritat mostra els mateixos estats de sortida que el flip-flop SR de la porta NAND positiva.

Chancleta SR de 3 rellotges

Les xancletes SR cronometrades prenen les seves entrades de dues portes AND. Una de les entrades de la porta AND és el senyal d'entrada per als terminals del flip flop SR mentre que la segona entrada és el rellotge o l'habilitat. El pols del rellotge té un paper important en aquesta configuració. El pols del rellotge pot canviar dues portes NAND addicionals per encendre o apagar segons sigui necessari per proporcionar un millor control de l'estat de sortida. Quan l'entrada d'habilitació 'EN' és alta, totes les funcions de la porta NAND proporcionen sortida. Quan l'entrada d'habilitació 'EN' és baixa, les dues portes NAND addicionals es desconnecten i els estats anteriors són recordats pel flip flop SR.

Aplicació: circuit de rebot de commutació

Les xancletes SR s'activen per la vora i canvien els seus estats sense problemes. Poden eliminar el rebot dels interruptors mecànics. El fenomen de rebot es produeix quan l'interruptor mecànic extern no opera completament els contactes interns i els contactes reboten abans de tancar-los o obrir-los. Aquest procés crea una sèrie de senyals no desitjats que poden activar portes lògiques de manera inesperada abans que s'apliquin les entrades reals.

A la configuració de rebot de l'interruptor, els contactes de l'interruptor mecànic estan connectats amb els terminals de configuració i restabliment d'un flip flop SR bàsic, tal com es mostra a continuació:

A mesura que les xancletes SR es desencadenen per vora, l'estat d'entrada inicial comptarà per a la generació de la sortida, independentment de les fluctuacions de l'entrada posteriors. Fins i tot si es produeix una sèrie d'estats tancats oberts a causa del rebot de l'interruptor, com es mostra a continuació, la sortida continuarà sent un pols suau.

Conclusió

Els circuits lògics seqüencials es diferencien dels circuits combinatius en funció de les unitats de memòria. Aquests circuits lògics depenen dels estats d'entrada passats així com dels estats d'entrada actuals. Aquests circuits poden mantenir els seus estats de sortida a nivells alts o baixos fins i tot si les entrades canvien amb el temps. L'exemple més comú de circuits lògics seqüencials són les xancles SR. Són com el pestell SR amb unitats de memòria addicionals.